## **MEMORY DEVICE AND MEMORY SYSTEM**

Patent number:

JP2003068082

**Publication date:** 

2003-03-07

Inventor:

MATSUI YOSHINORI

**Applicant:** 

**ELPIDA MEMORY INC** 

Classification:

- international:

G11C11/409; G06F3/00; G06F12/00; G06F13/16;

G11C11/407; H03K19/0175

- european:

Application number: JP20010254780 20010824 Priority number(s): JP20010254780 20010824

Also published as:


US 6917546 (B2)
US 2003039151 (A1)

DE 10238577 (A1)

Report a data error here

## Abstract of JP2003068082

PROBLEM TO BE SOLVED: To provide a memory system in which deterioration of signal quality caused by signal reflection by mismatching of wiring impedance of a data bus is lightened, and which can perform read-out and write-in of data at high speed, in a memory system in which memory devices such as a DRAM or the like are branched for a data bus. SOLUTION: This system is memory device connected to a data bus, the memory device is provided with an active terminal circuit terminalcontrolling this memory device and a control circuit controlling electrically this active terminal circuit to an active state or an inactive state, in it. Further, this memory system has a plurality of memory devices, while has a memory controller performing terminal control of the plurality of memory devices. In this case, also the memory controller is provided with the terminal circuit made an active state or an inactive state.



Data supplied from the esp@cenet database - Worldwide

## (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-68082 (P2003-68082A)

(43)公開日 平成15年3月7日(2003.3.7)

(51) Int.Cl.7		徽別記号		FΙ	•		Ť	-73-ド(参考)
G11C	11/409			G06	F 3/00		K	5B060
G06F	3/00				12/00		550K	5 J O 5 6
	12/00	550			13/16		510A	5 M O 2 4
	13/16	510		G11	C 11/34		354A	•
G11C	11/407						354P	
			審查請求	有	情求項の数20	OL	(全 17 頁)	最終質に続く

(21)出願番号

特顧2001-254780(P2001-254780)

(22)出顧日

平成13年8月24日(2001.8.24)

(71)出蹟人 500174247

エルビーダメモリ株式会社 東京都中央区八重洲2-2-1

(72) 発明者 松井 義徳

東京都中央区八重洲二丁目2番1号 エル

ピーダメモリ株式会社内

(74)代理人 100071272

弁理士 後藤 洋介 (外1名)


最終頁に続く

# (54) 【発明の名称】 メモリデバイス及びメモリシステム

#### (57) 【要約】

【課題】 データバスに対して、DRAM等のメモリデバイスを分岐した形で接続したメモリシステムにおいて、データバスの配線インピーダンスの不整合による信号反射による信号品質の劣化を軽減し、高速で、データの読出、書込を行うことができるメモリシステムを提供することである。

【解決手段】 データバスに接続されるメモリデバイスであって、当該メモリデバイス内に、このメモリデバイスを終端制御するアクティブ終端回路と、このアクティブ終端回路を電気的に、アクティブ状態、或いは、インアクティブ状態に制御する制御回路とを備えたメモリデバイスが得られる。このようなメモリデバイスを複数個備えると共に、複数個のメモリデバイスの終端制御を行うメモリコントローラを有するメモリシステムが得られる。この場合、メモリコントローラにも、アクティブ状態或いはインアクティブ状態となる終端回路が備えられている。



### 【特許請求の範囲】

【簡求項1】 データバスに接続して使用されるメモリデバイスにおいて、前記メモリデバイスを終端制御するアクティブ終端回路と、該アクティブ終端回路を電気的に、アクティブ状態、或いは、インアクティブ状態に制御する制御回路とを有することを特徴とするメモリデバイス。

1

【請求項2】 請求項1において、前記制御回路は、前記メモリデバイスの外部から与えられ、前記アクティブ終端素回路をアクティブ状態又はインアクティブ状態にするための終端制御信号と、前記メモリデバイス内で発生されるデータ出力イネーブル信号とを受け、前記終端制御信号と前記データ出力イネーブル信号とから、内部終端制御信号を生成することを特徴とするメモリデバイス。

【請求項3】 請求項2において、前記制御回路は、前記終端制御信号とクロック信号とを受け、前記クロック信号に同期して、前記終端制御信号を受信するレシーバと、該レシーバで受信された終端制御信号と、前記データ出力イネーブル信号とから、前記内部終端制御信号を生成する終端制御部とを有していることを特徴とするメモリデバイス。

【請求項4】 請求項2において、前記制御回路は、クロック信号と非同期の前記終端制御信号を受信するレシーバと、該レシーバで受信された終端制御信号と、前記データ出力イネーブル信号とから、前記内部終端制御信号を生成する終端制御部とを有していることを特徴とするメモリデバイス。

【請求項5】 請求項1において、前記制御回路は、前記メモリデバイスの外部から与えられ、前記アクティブ終端回路をアクティブ状態又はインアクティブ状態にするための終端制御信号、前記メモリデバイス内で発生されるデータ出カイネーブル信号、及び、パワーダウン信号とから、内部終端制御信号を生成することを特徴とするメモリデバイス。

【請求項6】 請求項5において、前記制御回路は、前記終端制御信号を受信するレシーパと、該レシーパで受信された終端制御信号と、前記パワーダウン信号及び前記データ出力イネーブル信号とから、前記内部終端制御信号を生成する終端制御部を有することを特徴とするメモリデバイス。

【請求項7】 請求項1において、前記制御回路は、前記メモリデバイス内で発生されるデータ出力イネーブル信号及びパワーダウン信号のみから、前記内部終端制御信号を生成する終端制御部を備えていることを特徴とするメモリデバイス。

【請求項8】 請求項1~7のいずれかにおいて、前記アクティブ終端回路は、互いに異なる導電形の一対のトランジスタと、これらトランジスタ間に直列に接続された抵抗回路と、前記一対のトランジスタの一方のゲート

には、前記内部終端制御信号、及び、他方のゲートには、前記内部終端制御信号の反転された信号が、それぞれ与えられる構成を有し、前記一対のトランジスタをオン、オフすることにより、前記メモリデバイスをアクティブ状態、或いは、インアクティブ状態にすることを特徴とするメモリデバイス。

【請求項9】 請求項8において、前記抵抗回路は、直列に接続された同一抵抗値を有する2つの抵抗によって構成され、前記2つの抵抗の共通接続点は、前記データ パスに接続されていることを特徴とするメモリデバイス。

【請求項10】 請求項8又は9において、前記アクティブ終端回路の電源電圧は、前記メモリデバイスの電源電圧と共通であることを特徴とするメモリデバイス。

【請求項11】 1本のデータバスに複数のメモリデバイスを接続した構成を有するメモリシステムにおいて、前記各メモリデバイスは、前記データバスにデータを出力する時、及び、外部から終端制御信号を受信した時、終端回路をインアクティブにする内部終端制御信号を生成する制御回路と、前記内部終端制御信号がインアクティブ状態を指示している場合に、インアクティブ状態に置かれる終端回路を有することを特徴とするメモリシステム。

【請求項12】 請求項11において、前記終端制御信号は、前記データバスを共有する全てのメモリデバイスに同時に与えられることを特徴とするメモリシステム。 【請求項13】 請求項11において、前記各メモリデバイスは、クロック信号に同期して動作すると共に、前記終端制御信号を前記クロック信号に対して非同期で取り込むことを特徴とするメモリシステム。

【請求項14】 請求項11において、前記各メモリデバイスの制御回路は、更に、パワーダウン状態になった時、前記インアクティブ状態を指示する内部終端制御信号を出力し、前記終端回路は、当該内部終端制御信号によって、インアクティブ状態に置かれることを特徴とするメモリシステム。

【請求項15】 請求項11において、前記データバスに接続されると共に、前記各メモリデバイスと制御信号線を介して接続されたメモリコントローラを備え、前記40 メモリコントローラは、前記メモリデバイスのアクセスの際、選択的にアクティブ状態、或いは、インアクティブ状態に置かれる終端回路を有していることを特徴とするメモリシステム。

【請求項16】 1本のデータバスに複数のメモリデバイスと、前記データバスを介して、前記複数のメモリデバイスに接続されたメモリコントローラとを有するメモリシステムにおいて、前記メモリコントローラは、前記メモリデバイスのアクセスの際、選択的にアクティブ状態、或いは、インアクティブ状態に置かれる終端回路 50 と、前記各メモリデバイスをアクセスの際、前記複数の

メモリデバイスに対して、終端制御信号を出力する制御 ユニットとを備え、前記各メモリデバイスは、前記メモ リコントローラの終端制御信号を受信して内部終端制御 信号を生成する制御回路と、前記内部終端制御信号がア クティブ状態、或いは、インアクティブ状態を指示して いる場合に、アクティブ状態、或いは、インアクティブ 状態に置かれるアクティブ終端回路を有することを特徴 とするメモリシステム。

3

【請求項17】 請求項16において、前記メモリコン トローラは、前記メモリデパイスのうち、特定メモリデ 10 バイスに対して読出コマンド或いは書込コマンドが発行 される場合、前記データパスに接続された前記複数のメ モリデバイスのアクティブ終端回路をアクティブ状態に することを指示する終端制御信号を生成する手段を有す る一方、前記メモリコントローラの前記終端回路は、前 記読出コマンド生成の際、アクティブ状態に置かれる一 方、前記特定メモリデバイスに対して書込コマンドが生 成され、前記特定メモリデバイスに対してデータが書き 込まれる際に、インアクティブ状態に置かれることを特 徴とするメモリシステム。

【
請求項18】 
請求項17において、前記特定メモリ デバイスの前記制御回路は、前記読出コマンドを受けて いる場合、前記アクティブ状態を指示する終端制御信号 を前記メモリコントローラから受信して、当該特定メモ リデバイスからデータを読出す際に、前記インアクティ ブ状態を指示する内部終端制御信号を特定メモリデバイ スのアクティブ終端回路に出力し、他方、前記書込コマ ンドを受けている場合には、前記特定メモリデバイスの アクティブ終端回路をアクティブ状態に保った状態で、 データを書き込むことを特徴とするメモリシステム。

【請求項19】 1本のデータバスに複数のメモリデバ イスと、前記データバスを介して、前記複数のメモリデ バイスに接続されたメモリコントローラとを有するメモ リシステムの終端制御方法において、前記メモリコント ローラから前記複数のメモリデバイスのうち、特定のメ モリデバイスに対して、読出コマンドを発行する段階

前記読出コマンド発行の際、前記メモリコントローラの 終端回路をアクティブ状態に維持する段階と、

前記特定メモリデバイスからのデータ読出中、前記特定 メモリデバイス以外のメモリデバイスにおけるアクティ ブ終端回路をアクティブ状態に維持する段階と、

前記読出コマンド発行の際、前記読出コマンドに応じた 前記特定メモリデバイスからのデータ読出中、前記特定 メモリデパイスにおけるアクティブ終端回路をインアク ティブ状態に維持する段階とを有することを特徴とする メモリシステムの終端制御方法。

【請求項20】 請求項19において、前記特定メモリ デバイスに対して、前記書込コマンドを発行する段階

前記書込コマンド発行の際、書込データを出力している 間、前記メモリコントローラの終端回路をインアクティ ブ状態に維持する段階と、

前記書込コマンド発行の際、前記特定メモリデパイスを 含む前記複数のメモリデバイスのアクティブ終端回路を アクティブ状態に維持する段階とを備えていることを特 徴とするメモリシステムの終端制御方法。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、高速で動作可能な メモリデバイス、及び、これらのメモリデバイスを複数 備えたメモリシステムに関する。

#### [0002]

【従来の技術】最近、メモリデバイスを高集積化する一 方、高速で且つ低信号振幅で動作させるためのインタフ ェースが検討されている。このための規格として、SS TL (Stub Series Termination Logic) が提案され ている。また、メモリモジュールの一つであるDRAM 20 をより高速で動作させるために、クロックの立ち上がり と立下りの両エッジに同期してデータの入出力を行うこ とにより、データレートを2倍にできるDDR (double data rate) も提案されている。

【0003】上記した動作を行うメモリシステムは、複 数のメモリモジュールをマザーボード上に間隔を置いて 並行に配列した構成を備えている。この場合、複数のメ モリモジュールは、それぞれコネクタを介してマザーボ ード上に搭載されている。各メモリモジュールをマザー ボードに取り付けるために、各コネクタには、メモリモ 30 ジュールを取り付けるためのスロットが設けられてお り、各スロットには、メモリモジュールと電気的接続を 行うための端子が配列されている。一方、メモリモジュ ールの表及び/又は裏には、複数のメモリデバイス及び レジスタ等のパッファが取り付けられており、メモリデ パイス及びレジスタは、モジュール端部に設けられた端 子を介してコネクタと電気的に接続されている。

【0004】また、上記したメモリシステムの中には、 メモリモジュール上のメモリデバイスを制御するため に、チップセットと呼ばれるコントローラをマザーボー 前記読出コマンド発行の際、前記読出コマンドに応じた 40 ド上に搭載したものがある。このメモリシステムでは、 データパス、コマンド・アドレスパス、及び、クロック バス(以下の説明では、これらを総称して単にバスと呼 ぶこともある) がマザーボード上に布線され、当該バス によってコントローラと各メモリモジュール上のメモリ デバイス及びレジスタが電気的に接続されている。

> 【0005】上記したバスのうち、データバス及びクロ ックパスは、コントローラから、直接、各メモリモジュ ールの各メモリデバイスに接続されており、他方、コマ ンド・アドレスパスは、レジスタに接続され、当該レジ 50 スタから各メモリモジュール上のメモリデバイスに接続

される構成が採用されている場合がある。

【0006】更に、SSTL規格に従うメモリシステム は、各メモリモジュール内のメモリデバイスを構成する DRAMとコネクタとをスタブによって接続された構成 を備えている。このようなメモリシステムの具体例とし て、コネクタのスロットに取り付けられたメモリモジュ ールの表裏に、それぞれメモリデパイスとして、DRA Mを搭載した構成のメモリシステムが開示されている。 各メモリモジュールの表裏に設けられたDRAMは、デ ータバスに対して、スタブを介して接続されている。

5

【0007】この種のメモリシステムでは、入出力をよ り高速に行うために、クロックパスに与えられるクロッ クの周波数を100MHz以上(例えば、133MH z) にすることが考慮されている。この場合、読出/書 込のデータレートは、DDRを採用した場合、200M Hz以上になる。また、最近では、200~400MH zのクロック周波数で、各メモリモジュールを動作させ ることも要求されており、この場合、データレートは4 00~800MHzに達することになる。

[0008] ここで、図13を参照して、従来のメモリ 20 システムの一例を説明する。図示されたメモリシステム は、マザーボード上取り付けられたメモリコントローラ 21、及び、マザーボード上のスロットに装着された複 数のメモリモジュール201、202、書込クロックを 発生するクロック発生器101、及び、読出クロックを 発生するクロック発生器102を備えている。マザーボ ード上に装着された各メモリモジュール201、202 には、複数のDRAMが取り付けられており、各スロッ トにはコネクタが設けられている。図示された例では、 各メモリモジュール201、202の表側に、DRAM 30 れる。 fが配置され、他方、裏側には、DRAMrが配置され ている。各DRAMf、rは、コネクタ、モジュール上 のスタブを介して、データバスDB、コマンド・アドレ スパスCB、書込クロックパスWB、及び、読出クロッ クバスRBと接続されている。

【0009】各バスは、各メモリモジュール201、2 02の表裏に設けられたDRAMf、rに接続するため に、モジュール上で分岐されている。更に、この例で は、コマンドアドレスパスCB中には、終端制御信号を 送受するための制御信号線も含まれているものとする。 尚、書込クロックパスWBには、クロック発生器101 からの審込クロックが与えられ、他方、読出クロックパ スRBには、クロック発生器102からの読出クロック が与えられている。また、メモリコントローラ21は、 データバスDB、及び、コマンド・アドレスバスCBを 介して各DRAMf、rと接続されている。

## [0010]

【発明が解決しようとする課題】図示されたメモリシス テムは、大容量を有すると共に、高速で動作することが 可能である。図示されているように、従来のメモリシス 50 をアクティブ状態又はインアクティブ状態にするための

テムでは、データバスの一端をコントローラに接続する 一方、データパスDBの他端、即ち、データパスDB遠 端に終端素子として、終端抵抗を接続し、この終端抵抗 に終端電源から、電圧を印加することが考慮されてい る。しかしながら、前述したように、各コネクタで分岐 され、且つ、各スタブにおいても分岐して、データバス に接続されるDRAMを備えたメモリシステムの場合、 データバスの遠端でのみ終端しただけでは、データバス の配線インピーダンスの不整合による信号反射による信 10 号品質の劣化が無視できない程大きくなることが判明し た。このため、前述した終端方式を採用しただけでは、 メモリシステムの高速化に対応できないことが分かっ

【0011】本発明の目的は、メモリデバイスをデータ バスに対して分岐した形で接続したメモリシステムにお いて、データパスと各メモリデバイスとの間における反 射を有効に防止することにより、メモリデバイスからの データを高速で読み出すことができるメモリシステムを 提供することである。

【0012】本発明の他の目的は、読出或いは書込状態 において、各状態に応じた反射防止制御を行うことがで きるメモリデバイスを提供することである。

#### [0013]

【課題を解決するための手段】本発明の一態様によれ ば、データバスに接続して使用されるメモリデバイスに おいて、前記メモリデバイスを終端制御するアクティブ 終端回路と、該アクティブ終端回路を電気的に、アクテ ィブ状態、或いは、インアクティブ状態に制御する制御 回路とを有することを特徴とするメモリデバイスが得ら

【0014】前記制御回路の一例として、前記メモリデ バイスの外部から与えられ、前記アクティブ終端素回路 をアクティブ状態又はインアクティブ状態にするための 終端制御信号と、前記メモリデバイス内で発生されるデ ータ出力イネーブル信号とを受け、前記外部信号と前記 データ出力イネーブル信号とから、内部終端制御信号を 生成する制御回路が考えられる。この場合、前記制御回 路は、前記終端制御信号とクロック信号とを受け、前記 クロック信号に同期して、前記終端制御信号を受信する 40 レシーパと、該レシーバで受信された終端制御信号と、 前記データ出力イネーブル信号とから、前記内部終端制 御信号を生成する終端制御部とによって構成できる。他 方、前記制御回路は、クロック信号に対して、非同期 で、前記終端制御信号を受信するレシーバと、該レシー バで受信された終端制御信号と、前記データ出力イネー ブル信号とから、前記内部終端制御信号を生成する終端 制御部とによって構成されても良い。

【0015】前記制御回路の他の例として、前記メモリ デバイスの外部から与えられ、前記アクティブ終端回路

終端制御信号、前記メモリデバイス内で発生されるデー タ出カイネーブル信号、及び、パワーダウン信号とか ら、内部終端制御信号を生成する制御回路によって構成 しても良い。

【0016】上記したアクティブ終端回路は、互いに異 なる導質形の一対のトランジスタと、これらトランジス 夕間に直列に接続された抵抗回路と、前記一対のトラン ジスタの一方に接続されたインパータとを有し、前記一 対のトランジスタをオン、オフすることにより、前記メ モリデバイスをアクティブ状態、或いは、インアクティ ブ状態にする回路構成を有している。

【0017】本発明の他の態様によれば、1本のデータ バスに複数のメモリデバイスを接続した構成を有するメ モリシステムにおいて、前記各メモリデバイスは、前記 データバスにデータを出力する時、及び、外部から終端 制御信号を受信した時、終端をインアクティブにする内 部終端制御信号を生成する制御回路と、前記内部終端制 御信号がインアクティブ状態を指示している場合に、イ ンアクティブ状態に置かれる終端回路を有することを特 システムは、更に、前記データパスに接続されると共 に、前記各メモリデバイスと制御信号線を介して接続さ れたメモリコントローラを備え、前記メモリコントロー ラは、前記メモリデバイスのアクセスの際、選択的にア クティブ状態、或いは、インアクティブ状態に置かれる 終端回路を備えている。

【0018】更に、本発明の別の実施態様によれば、1 本のデータバスに複数のメモリデバイスと、前記データ バスを介して、前記複数のメモリデバイスに接続された メモリコントローラとを有するメモリシステムにおい て、前記メモリコントローラは、前記メモリデバイスの アクセスの際、選択的にアクティブ状態、或いは、イン アクティブ状態に置かれる終端回路と、前記各メモリデ バイスをアクセスの際、前記複数のメモリデバイスに対 して、終端制御信号を出力する制御ユニットとを備え、 前記各メモリデバイスは、前記メモリコントローラか ら、前記メモリコントローラから終端制御信号を受信し て内部終端制御信号を生成する制御回路と、前記内部終 端制御信号がインアクティブ状態を指示している場合 に、インアクティブ状態に置かれるアクティブ終端回路 40 を有することを特徴とするメモリシステムが得られる。 上記したメモリコントローラは、前記メモリデバイスの うち、特定メモリデバイスに対して読出コマンド或いは **書込コマンドが発行される場合、前記データバスに接続** された前記複数のメモリデバイスのアクティブ終端回路 をアクティブ状態にすることを指示する終端制御信号を 生成する手段を有する一方、前記メモリコントローラの 前記終端回路は、前記読出コマンド生成の際、アクティ ブ状態に置かれ、且つ、前記特定メモリデバイスに対し

対してデータが書き込まれる際に、インアクティブ状態 に置かれる。

【0019】ここで、上記した特定メモリデバイスの前 記制御回路は、前記読出コマンドを受けている場合、前 記アクティブ状態を指示する終端制御信号を前記メモリ コントローラから受信して、当該特定メモリデバイスか らデータを読出す際に、前記インアクティブ状態を指示 する内部終端制御信号を特定メモリデバイスのアクティ ブ終端回路に出力し、他方、前記書込コマンドを受けて いる場合には、前記特定メモリデバイスのアクティブ終 端回路をアクティブ状態に保った状態で、データを書き

【0020】本発明の更に別の実施態様によれば、1本 のデータパスに複数のメモリデバイスと、前記データバ スを介して、前記複数のメモリデバイスに接続されたメ モリコントローラとを有するメモリシステムの終端制御 方法において、前記メモリコントローラから前記複数の メモリデバイスのうち、特定のメモリデバイスに対し て、読出コマンドを発行する段階と、前記読出コマンド 徴とするメモリシステムが得られる。この場合、メモリ 20 発行の際、前記メモリコントローラの終端回路をアクテ ィブ状態に維持する段階と、前記読出コマンド発行の 際、前記読出コマンドに応じた前記特定メモリデバイス からのデータ読出中、前記特定メモリデバイス以外のメ モリデバイスにおけるアクティブ終端回路をアクティブ 状態に維持する段階と、前記読出コマンド発行の際、前 記読出コマンドに応じた前記特定メモリデバイスからの データ読出中、前記特定メモリデバイスにおけるアクテ ィブ終端回路をアクティブ状態に維持する段階とを有す ることを特徴とするメモリシステムの終端制御方法が得 30 られる。

> 【0021】更に、上記した終端制御方法は、前記特定 メモリデバイスに対して、前記書込コマンドを発行する 段階と、前記書込コマンド発行の際、書込データを出力 している間、前記メモリコントローラの終端回路をイン アクティブ状態に維持する段階と、前記書込コマンド発 行の際、前記特定メモリデバイスを含む前記複数のメモ リデバイスのアクティブ終端回路をアクティブ状態に維 持する段階とを備えていても良い。

[0022]

【発明の実施の形態】図1を参照して、本発明の一実施 形態に係るメモリシステムを説明する。図示されたメモ リシステムは、マザーボード上に配列された複数のコネ クタと、各コネクタのスロットslot1、及び、sl ot2に挿入された2つのメモリモジュール201及び 202とを備えている。図示されたメモリモジュール2 01、202の表裏には、それぞれメモリデバイスとし て、DRAM1及び2、DRAM3及び4が搭載されて いる。ここで、DRAM1及び3は、各メモリモジュー ル201、202の表側、即ち、フロントサイドに設け て書込コマンドが生成され、前記特定メモリデバイスに 50 られており、他方、DRAM2及び4は、各メモリモジ

ュール201、202の裏側、即ち、パックサイドに設 けられているものとする。また、マザーボード上には、 コネクタと共に、メモリコントローラ21が搭載されて

9

【0023】メモリコントローラ21と、メモリモジュ ール201、202のDRAM1、2、3、及び4は、 一つのデータパス22によって接続されている。図から も明らかなように、単一のデータパス22に対して、各 コネクタのスロットを介して、2つのDRAM1及び 2、DRAM3及び4が接続されている。更に、メモリ 10 終端制御信号ITCを出力する。 コントローラ21は、各DRAM1、2、3、及び、4 と制御信号線25によって接続されている。

【0024】図示されたメモリコントローラ21は、制 御信号線25上に終端制御信号を送出する制御ユニット 211、データ書込の際にデータパス22上にデータを 出力するドライバ212、データ読出の際にデータバス 22からのデータを受信するレシーパ220、及び、D RAM1、2、3、及び、4からデータを読み出す場合 に動作状態となる終端回路213とによって構成されて いる。図示されたドライバ212及びレシーバ220 は、後述するように、制御ユニット211の制御によっ て選択的に終端回路213と接続される。

【0025】図示されたメモリコントローラ21の終端 回路213は、直列に接続された2つの抵抗216、2 17と、抵抗216及び217の両端に接続されたNチ ャンネルMOSトランジスタ218、PチャンネルMO Sトランジスタ219とを備えている。図示されたNチ ャンネルMOSトランジスタ218のソースは接地され ており、他方、PチャンネルMOSトランジスタ219 源電圧V<sub>DQ</sub>は、DRAM1、2、3、及び4の各メモ リ素子に与えられる電源電圧と共通である。図示された 例では、抵抗216及び217の共通接続点がデータバ ス22に接続されており、抵抗216及び217が等し い抵抗値を有している場合、MOSトランジスタ21 8、219がオンしている間、データパス22は、V DQ/2の終端電圧で終端されることになる。尚、図示 されたMOSトランジスタ218、219は、制御ユニ ット211からのコントロール信号によってオンオフさ れるものとする。

【0026】一方、図1に示された各DRAM1、2、 3、及び4は、同一の構成を有しているから、ここで は、DRAM1の構成を例にとって説明する。尚、読出 コマンド、或いは、書込コマンドは、DRAM1に対し て出力されるものとする。

【0027】 DRAM1は、読出データをデータバス2 2に出力するドライバ31、DRAM1内部に設けられ たアクティブ終端回路32、アクティブ終端回路32を 制御する終端制御プロック33、及び、データパス22 ・ からの書込データを書き込むためのレシーバ34とを有50の全てのDRAM2、3、4においても同様である。一

している。ドライバ31及びレシーバ34は、後述する ように、終端制御プロック33の制御によって、選択的 にアクティブ終端回路32に接続される。

【0028】図示されたDRAM1は、読出、書込コマ ンドに応答して、出力イネーブル信号を内部で発生す る。当該終端制御プロック33は、DRAM1外部から 与えられる終端制御信号、及び、当該DRAM1内部に おいて読出、書込コマンドに応答して発生される出力イ ネーブル信号とを受け、アクティブ終端回路32に内部

【0029】図1に示された各DRAM内のアクティブ 終端回路32は、NチャンネルMOSトランジスタ32 1、PチャンネルMOSトランジスタ322、インバー タ323、両MOSトランジスタの間に、互いに直列に 接続された2つの抵抗324及び325とを備えてい る。2つの抵抗324、325の共通接続点は、ドライ バ31、レシーバ34と共にデータバスに22に接続さ れている。また、PチャネルMOSトランジスタ322 のソースには、DRAM1のメモリ部に使用される電源 20 から電源電圧VDQが与えられている。即ち、図示され たアクティブ終端回路32は、メモリ部と共通の電源を 使用しているため、終端回路用の電源を不要にすること

【0030】ここで、抵抗324、325は、互いに同 じ抵抗値を有しているものとする。この場合、両抵抗3 24、325の共通接続点は、データバス22に接続さ れているから、両MOSトランジスタ321、322が オンになると、電源電圧VDQが抵抗324、325で 分圧されて、VDQ/2の終端電圧がデータバス22に のソースには電源電圧 $V_{DQ}$ が与えられている。この電 30 与えられることになる。したがて、この構成では、アク ティブ終端回路32がアクティブ状態、即ち、有効に動 作を行う場合、データバス22は、VDQ/2の電圧に よって終端されることになる。他方、両MOSトランジ スタ321、322がオフ状態になると、アクティブ終 端回路32は、インアクティブ状態、即ち、無効状態と なって、開放状態となる。

> 【0031】次に、図2をも参照して、図1に示された DRAM1に読出コマンド(RED)が与えられた場合 の動作を説明する。また、図示されてはいないが、各D 40 RAMには、クロックパスを介してクロックが与えられ ており、この例の場合、各クロックの立ち上がり及び立 下りでデータの読出或いは書込が行われる所謂DDRの 手法が用いられるものとする。

【0032】まず、DRAM1がアクセスされていない 状態では、終端制御プロック33は、アクティブ終端回 路32に対して、ロー(L)レベルの内部終端制御信号 ITCを出力し、両MOSトランジスタ321、322 はオフにする。結果として、アクティブ終端回路32 は、インアクティブ状態になっている。このことは、他

方、メモリコントローラ21内部の終端回路、即ち、終 端素子213は、コントロール信号によってMOSトラ ンジスタ218、219がオンになり、アクティブ状態 に保たれている。この結果、データバス22は、終端電 圧(VDQ/2)に維持されている。このように、アク セスされない状態では、DRAM1、2、3、4内のア クティブ終端回路32は電流を消費しないためメモリシ ステム全体のパワーを削減できる。

[0033] DRAM1に読出コマンド (RED) が図 示しないコマンドパスを介して発行されると、メモリコ 10 ントローラ21は、同時に、制御ユニット211から制 御信号線25に対して、ハイ(H)レベルの終端制御信 号を送出する。この結果、制御信号線25に接続された DRAM1、2、3、4の終端制御ブロック33には、 Hレベルの終端制御信号が与えられることになる。

【0034】メモリコントローラ21からのHレベルの 終端制御信号を受けると、各DRAM1、2、3、及び 4の内部終端制御信号ITCは、Hレベルになる。この 状態が、図2の@DRAM1及び@DRAM2-4に示 されている。結果として、DRAM1、2、3、及び、 4の全てにおけるアクティブ終端回路32、即ち、終端 素子は、アクティブ状態となる。

【0035】アクティブ終端回路32がアクティブ状態 になると、読出コマンドを受けたDRAM1は、設定さ れたクロックレイテンシィの後、読出データをデータバ ス22上に出力する。読出データの出力に先立ち、DR AM1は、図2の@DRAMIに示すように、自己のア クティブ終端回路32を終端制御プロック33の制御の 下に、インアクティブ状態(Lレベル)にすると共に、 出力イネーブル信号@DRAMをHレベルにする。出力 30 イネーブル信号がHレベルになると、DRAM1内で は、クロックに同期して、メモリ素子に対する出力制御 信号がHレベルとなる。

【0036】一方、出力イネーブル信号がHレベルにな ると、DRAM内部終端制御信号をLレベルにする。こ のアクティブ終端回路32の制御動作は、DRAM1内 に設けられた終端制御プロック33で、DRAM内部終 端制御信号ITCをL/Hレベルにすることによって行

【0037】メモリ素子に対する出力制御信号がHレベ 40 ルになると、DRAM1では、DDR(ダブルデータレ ート) の手法で、クロックの立ち上がり、立下りに同期 して、データがパースト状にDRAM1から読み出され る。図示された例では、データの連続パースト長が4の 場合が示されている。

【0038】図2及び3を参照して、各DRAM1、 2、3、及び4内における動作を説明する。図3には、 図1に示されたドライバ31、レシーバ34、アクティ ブ終端回路32、及び、終端制御ブロック33のほか に、出力制御ブロック35、終端制御信号及びクロック 50 1内の終端回路によって保持されることになる。

信号とを受けて動作する制御信号レシーパ36を有して いる。図示しないDRAM内部コントローラでは、図1 に示す制御ユニット211から終端制御信号を受け、且 つ、コントロールパスを介して読出コマンド(RED) を受けると、出力イネーブル信号を図3に示された終端 制御プロック33及び出力制御プロック35に出力す

【0039】終端制御プロック33は、制御信号レシー パ36を介して終端制御信号を受け、且つ、出力イネー ブル信号を受けると、終端制御ブロック33から出力さ れているDRAM内部終端制御信号をレレベルにし、当 該DRAMのアクティブ終端回路32をインアクティブ・ 状態、即ち、無効状態にする。

【0040】他方、出力イネーブル信号を受けた出力制 御プロック35では、クロック信号のタイミングで出力 制御信号をドライバ31に送出する。この状態で、図2 に示すように、出力イネーブル信号がHレベルになり、 クロック信号に同期して出力制御信号がレレベルになる まで、DRAM1からは、データがパースト状に送出さ 20 ha.

【0041】一方、読出コマンド(RED)を受けてい ない他のDRAM2、3、及び、4では、出力イネーブ ル信号が出力されないため、これらDRAM2、3、及 び、4の終端制御プロック33は、制御ユニット211 から与えられる終端制御信号から得られるDRAM内部 終端制御信号をアクティブ終端回路32にそのまま出力 する。このため、DRAM1以外のDRAM2、3、4 のアクティブ終端回路32は継続的にアクティブ状態に 保たれ、この状態は、終端制御信号がレレベルとなり、 その結果、DRAM内部終端制御信号がレレベルとなる まで継続する。尚、メモリコントローラ21内の終端回 路には、図2の最下段に示されているように、Hレベル のメモリコントローラ内部終端制御信号が継続的に与え られているから、当該終端回路は連続的にアクティブ状 態にあり、このため、DRAM1からのデータを反射さ せることなく、受信することができる。

【0042】このように、図示されたメモリシステムで は、読出の対象となるDRAMのアクティブ終端回路3 2のみがインアクティブ状態となり、他のDRAMのア クティブ終端回路及びメモリコントローラにおける終端 回路がアクティブ状態となって、反射による影響をなく すことができる。

【0043】メモリコントローラ21は、DRAM1か らのデータがバースト状に出力された後、終端制御信号 をレレベルにする。データバス22上の全てのDRAM では、当該レレベルの終端制御信号を受けて、DRAM 内部終端制御信号をレレベルにし、各DRAM内のアク ティブ終端回路32をインアクティブ状態にする。以 後、データバス22のレベルは、メモリコントローラ2

【0044】図2に示されたタイミングチャートでは、 DRAM1に、読出コマンド(RED)が発行されると 同時に、メモリコントローラ21の制御ユニット211 は、制御信号線25上に、Hレベルの終端制御信号を出 カしているが、DRAM1からデータが出力パーストと して出力される前に、DRAM1内部のアクティブ終端 回路32がインアクティブ状態になれば、読出コマンド (RED) から遅れたタイミングで、Hレベルの終端制 御信号を出力しても良い。

【0045】次に、図4を参照して、図1に示すメモリ システムにおいて、メモリコントローラ21から、DR AM1及び3に対して連続的に読出コマンドが発行され た場合の動作を説明する。ここで、異なるDRAMから 連続的に読み出し動作を行う場合、出力ドライバにおけ るデータの衝突を避けるために、クロック信号間に時間 的にギャップを空けるのが一般的である。このことを考 慮して、図4に示された例では、次の読出コマンド(R ED)が3クロック目に出力されている。

【0046】まず、DRAM1に対して、読出コマンド (RED) がコマンドパスを通して発行されると、図1 に示された制御ユニット211は、制御信号線25に終 端制御信号を出力する。この場合、メモリコントローラ 21内の終端回路は、アクティブ状態に置かれる。この 場合の動作は、図3と同じである。したがって、メモリ コントローラ21からは、終端制御信号が制御信号線2 5を介して、DRAM1、2、3、及び4に与えられ、 各DRAM1、2、3、及び、4では、内部終端制御信 号をHレベルにする(図4の@DRAM1、3、2、4 参照)。

【0047】ここで、DRAM2及び4の内部終端制御 信号のHレベル状態は、DRAM1及び3における読出 動作が終了するまで継続する。一方、DRAM1の内部 制御信号は、出力イネーブル信号を受けて、Lレベルと なり、この状態は、DRAM1からデータが読み出され るまで継続し、DRAM1からデータの読出しが終了す ると、Hレベルに変化する。

【0048】DRAM1に続いて、DRAM3に読出コ マンド (RED) が発行されると、メモリコントローラ 21の制御ユニット211は、DRAM1のデータをパ ースト状に出力した後、終端制御信号をレレベルに遷移 40 させることなく、Hレベルを維持する。Hレベルの終端 制御信号は、DRAM3からデータがパースト状に出力 された後、Lレベルに変化する。

【0049】図4に示すように、DRAM1又は3から データがバースト状に出力されている間、各DRAM1 又は3の内部終端制御信号はLレベルを取っている。つ まり、データを出力しているDRAMのアクティブ終端 回路32は、インアクティブ状態、即ち、無効状態に置 かれるが、読出状態にない他のDRAMのアクティブ終 端回路32、及び、メモリコントローラ21の終端回路 50 の終端制御信号をレレベルにする。この結果、データバ

はアクティブ状態に置かれている。

【0050】このことからも明らかなように、メモリコ ントローラ21は、各DRAMのアクティブ終端回路3 2を個々に制御する必要はなく、メモリシステム全体が アクセスされている場合をカバーできるように終端制御 信号の送出を制御すれば良い。また、個々のDRAMに 設けられたアクティブ終端回路32を切り換える場合、 クロック信号の周波数に比例して、高速で切り換える必 要があるが、このような切り換え動作自体、各DRAM 10 に設けられた内部制御部の制御によって容易に実行でき る.

【0051】また、メモリコントローラ21における終 端制御は、読出コマンド(RED)を発行してから、D RAM自身が出力を出すまでの間に終端回路をアクティ プ状態にすれば良いので、タイミングの余裕度が大き い。このことは、メモリコントローラ21にとって、メ モリシステムの制御が容易であることはを意味してい

【0052】図5を参照して、図1に示されたメモリシ ステムのDRAM1に書込コマンド(WRT)が発行さ れた場合の動作について説明する。この場合、まず、D RAM1に対して、コマンドパスを介して書込コマンド (WRT) が発行され、これと同時に、メモリコントロ ーラ21は、図5に示すように、終端制御信号をHレベ ルにして、制御信号線25に送出する。この結果、DR AM1~4では、図5からも明らかな通り、DRAM内 部終端制御信号により、各DRAMのアクティブ終端回 路32がアクティブ状態となる。このため、データバス 22は、終端電圧に維持される。

【0053】一方、メモリコントローラ21は、書込コ マンド(WRT)をコマンドパスに発行した後、所定の クロックレイテンシィ後、データをデータバス22上に バースト状に送出する。データをデータバス22上に出 力するのに先立ち、メモリコントローラ21内の終端回 路をインアクティブ状態、即ち、無効状態にする。この ため、図1のMOSトランジスタ218及び219のゲ ートには、制御ユニット211から、Lレベルのメモリ コントローラ内部終端制御信号が与えられる(図5参 照)。図5からも明らかな通り、メモリコントローラ内 部終端制御信号がLレベルになっても、DRAM1~4 の内部終端制御信号はHレベルのままである。したがっ て、DRAM1~4のアクティブ終端回路32はアクテ ィブ状態を維持しており、結果として、データバス22 には、各DRAMのアクティブ終端回路32が接続され ている。

【0054】 魯込コマンド (WRT) によって指定され たDRAM1に、データがパースト状に咎き込まれる と、メモリコントローラ21は、メモリコントローラ内 部終端制御信号をHレベルにする一方、制御信号線25 ス22に接続された各DRAM1~4内のアクティブ終 端回路32の内部終端制御信号もLレベルとなり、各ア クティブ終端回路32は、インアクティブ状態になる。 以後、再び、データパス22のレベルはメモリコントロ

ーラ21内部の終端回路により維持される。

【0055】尚、図5に示されたタイミングチャートでは、DRAM1に書込コマンド(WRT)が発行されると同時に、メモリコントローラ21は終端制御信号をHレベルにしているが、メモリコントローラ21から書込データがパースト状に出力される前に、各DRAM内部のアクティブ終端回路32がアクティブ状態になれば、書込コマンド(WRT)に遅れたタイミングで、終端制御信号をHレベルにしても良い。

【0056】次に、図6を参照すると、DRAM1及び 3に対して、連続的に**書込コマンド(WRT)が発行**さ れた場合の動作を示すタイミングチャートが示されてい る。図6からも明らかな通り、書込コマンド(WRT) がDRAM1に発行されると、図1に示された制御信号 線25上の終端制御信号がHレベルになる。このため、 各DRAM1~4の内部終端制御信号もHレベルとなる から、各DRAM1~4のアクティブ終端回路32はア クティブ状態となって、データパス22には、終端電圧 が印加される。所定のクロックレイテンシィ後、DRA M1及び3には、データがパースト状に書き込まれる。 DRAM1及び3にデータが書き込まれている間、メモ リコントローラ内部終端制御信号はLレベルとなって、 メモリコントローラ21内の終端回路はインアクティブ 状態となる。DRAM1及び3に対するデータの書込が 終了すると、メモリコントローラ内部終端制御信号はH レベルとなると共に、各DRAM1~4に与えられてい る終端制御信号はLレベルとなる。この結果、各DRA M1~4のアクティブ終端回路32はインアクティブ状 態に戻る。

【0057】このことからも明らかなように、メモリコントローラ21は、全てのDRAMに対して終端制御信号を1本の制御信号線25を介して送信だけを行い、各DRAMは更に内部制御信号を生成することで、個々のDRAMの終端回路をコントロールしている。このため、メモリシステムは、シンプルな構成で、反射による影響なしにデータを高速に送受信することができる。

【0058】以上説明したように、図1に示されたメモリシステムでは、終端制御信号を送信する側の終端回路をインアクティブ状態、終端制御信号を受信する側の終端回路をアクティブ状態にすることにより、データを受信する側の終端回路だけを接続し、データを送信する側の終端回路を切り離した状態にして、データの送受を行うことができる。この構成によれば、反射による影響なしに、データを高速で送受信側で伝送することができる。

【0059】図1に示されたメモリシステムは、マザー 50 システム内に一部のRANKのDRAMがパワーダウン

ボード上にコネクタを2つ設け、各コネクタのスロット に、2つのDRAMを有するメモリモジュールを接続し た世界などによったが、実際のスエリシステムでは、体

16

た、2000RRAMを有りるメモリモシュールを接続した構成を有していたが、実際のメモリシステムでは、使用状況によって種々様々な組合せが考えられる。 【0060】図7及び8を参照すると、本発明に係るメ

モリシステムの構成が示されている。ここで、2スロットを最大とした場合におけるDRAM及びメモリコントローラ (MC)のアクティブ終端回路の状態が示されている。更に言えば、図7には、書込動作時におけるアクティブ終端回路の状態が示されており、他方、図8には、競出動作時におけるアクティブ終端回路の状態が示されている。図7及び図8において、スロット内のDRAMは通常RANKと呼ばれているので、図7及び8では、スロット内にDRAMが1個の場合を1R、2個の場合を2Rとし、スロット内にメモリモジュールがない場合をemptyであらわしている。

【0061】また、図7及び8において、アクティブ終端回路がアクティブ状態にある場合をonとし、インアクティブ状態にある場合をoffとしている。尚、x 20 は、DRAMが接続されていない場合を示している。

【0062】図7からも明らかな通り、書込動作時、データを送信するメモリコントローラ(MC)側の終端回路は、いずれも、off状態に維持され、遠端となるDRAM側の終端回路(アクティブ終端回路)は、いずれもon状態に保たれている。

【0063】また、図8に示されているように、競出動作時には、競出データを受信するメモリコントローラ(MC)の終端回路はonとなって、有効動作状態となり、競出の対象となるDRAMの終端回路のみがoffとなって、無効動作状態となる。更に、競出の対象となっていないDRAMの終端回路はonになり、有効動作状態、即ち、アクティブ状態に保たれている。

【0064】以上説明した高周波で動作するメモリシス テム及び個々のDRAMはクロック信号に同期して動作 する。また、高周波動作に対応するため、DRAMに入 力する信号はクロック信号によりDRAM内部に取り込 まれる。しかしながら、高速のクロック信号をDRAM 内部で各レシーバ回路に分配して動作させるには、内蔵 するDLL (delay-locked loop) 回路、高速に動作 40 するレシーバ回路等で大きな消費電流を必要とする。例 えば、現在使用されている高速DRAMの場合、電源電 圧2.5 Vで、常時、80mA程度の消費電流となる。 したがって、一般に、DRAMがアクセスされない場 合、DRAM内部のクロック信号、DLL回路、レシー パ回路の動作を停止するパワーダウンモードがこの種の メモリシステムには用意されている。 パワーダウンモー ドでは、消費電流を3mA程度まで削減することが可能 である。

【0065】そこで、本発明において、例えば、メモリシステム内に一部のRANKのDRAMがパワーダウン

モードを備えている場合、別のRANKのDRAMにアクセスがかかると、パワーダウン中のDRAM内の終端回路も有効にする必要がある。したがって、DRAMがパワーダウンモードでクロック信号を停止させる場合、DRAM内の終端制御信号レシーパ回路は、クロック信号に同期しない回路構成になっている方が好ましい。本発明の方式では、終端制御信号は、メモリシステムの動作周波数ほど高速に動作する必要がないため、終端制御信号レシーパ回路をクロック非同期とすることが可能である。

【0066】図9を参照すると、本発明の他の実施形態に係るメモリシステムに、メモリデバイスとして使用されるDRAMの終端部を説明するプロック図である。図9に示されたDRAMと比較しても明らかな通り、終端制御信号を受信する終端制御信号レシーバ回路38として、CMOSインバータ回路が接続されている。図示された終端制御信号レシーバ回路38は、クロック信号とは無関係に動作して、受信した終端制御信号を終端制御プロック33に出力する。したがって、図示された終端制御信号レシーバ回路2038は、クロックに対して非同期で動作することが判る。

【0067】図9に示したDRAMを備えたメモリシステムでは、各DRAMの終端回路で消費される電流を削減するために、メモリシステムのDRAMにアクセスがかからない時に、終端制御信号がメモリコントローラから当該DRAMに出力される。この場合、各DRAMの終端回路をインアクティブ状態とし、メモリコントローラの終端回路のみをアクティブ状態となるような制御が行われる。

【0068】図9に示された終端回路を使用して、メモ リシステムの更なる低消費電力化を図るためには、前述 したパワーダウンモードを備えたDRAMにより、全て のDRAMを構成することが考えられる。このように、 全てのDRAMがパワーダウンモードを備えている場 合、パワーダウンモード状態になったDRAM内部の終 - 端回路を無効にして、終端制御を行うようにすれば、メ モリコントローラは終端制御信号をコントロールする必 要がなくなる。このような構成を採用することにより、 メモリコントローラの制御を簡単にすることができ、制 御し易いメモリシステムが得られる。この場合、パワー ダウンモードのエントリ(開始)、或いは、エジェクト (終了) を制御するために、メモリコントローラからパ ワーダウン制御信号をDRAMに出力すれば良い。この ような制御方式の一例として、SDRAMにおけるCK E信号のように、特定ピンにより制御される場合を上げ て説明する。尚、ここで使用されるDRAMでは、パワ ーダウンにエントリすることが指示されると、DRAM 内部で、パワーダウン制御信号が自動的に発生して終端 回路を無効にする機能を備えているものとする。

【0069】この場合、図10に示すように、メモリコントローラからパワーダウン制御信号が与えられると、DRAM内部で、内部パワーダウン制御信号が自動的に生成され、当該内部パワーダウン制御信号に応じて、DRAMの内部終端制御信号が発生するように構成すれば良い。

【0070】図11を参照すると、図10に示された動 作を実現するDRAMの構成の一例が示されている。図 11に示されたDRAMでは、メモリコントローラから 10 パワーダウン制御信号を受信すると、当該DRAM内で 内部パワーダウン制御信号を生成する機能を有してい る。当該内部パワーダウン制御信号は、終端制御ブロッ ク33'に与えられる。図示された終端制御プロック3 3'には、図3と同様に、出力イネーブル信号と共に、 レシーパ36を介して終端制御信号も与えられている。 【0071】この構成において、Hレベルの終端制御信 号が与えられ、且つ、内部パワーダウン制御信号、及 び、出力イネーブル信号が与えられると、図示された終 端制御プロック33'は、内部終端制御信号をレレベル にして、アクティブ終端回路32を自動的に無効状態、 即ち、インアクティブ状態にする。この場合、終端制御 信号は、システム電源投入時においてデバイス状態が不 確定な時に、強制的にアクティブ終端回路32を無効に して、不必要な電流経路を断ったり、DRAMの試験時 にアクティブ終端回路32を無効にする必要があるとき に、メモリコントローラから出力される。尚、図示され た終端制御ブロック33'は、終端制御信号、内部パワ ーダウン制御信号、及び、出カイネーブル信号のNAN D回路を設けるだけで、容易に構成できるから、ここで 30 は、詳述しない。

【0072】図12を参照すると、図10に示された動作を実現する他のDRAMの構成例が示されており、ここでは、メモリコントローラから終端制御信号が与えられていない点で、図11の構成と相違している。この構成は、強制的にアクティブ終端回路32を無効にする必要が無い場合に使用することができ、図11に比較して、終端制御信号端子を削減することができるため、デバイス、システムを簡略化することができる。

【0073】即ち、図示された終端制御ブロック33" 40 は、内部パワーダウン制御信号及び出力イネーブル信号 の2つを受けると、レレベルの内部終端制御信号をアク ティブ終端回路32に供給して、当該アクティブ終端回 路32を無効状態にする。

【0074】上記した実施の形態においては、DRAMと終端回路の電源電圧は、同一としたが、異なる電源電圧として構成することもできる。また、DRAMの構成も同一として説明したが、異なる構成のDRAMを組み合わせて構成することもできる。このように、本発明は、その趣旨を変えない範囲で、種々の改変を行うことができる。

### [0075]

【発明の効果】以上説明したように、本発明によれば、 メモリコントローラと、当該メモリコントローラに対し てデータバスを介して接続されたメモリデバイスとを備 えたメモリシステムにおいて、メモリデバイス側に、選 択的に動作するアクティブ終端回路を設けると共に、メ モリコンローラ側にも終端回路を設けることにより、送 受されるデータを反射等の影響無しに、データバスを介 して高速で転送できるメモリシステムが得られる。ま た、パワーダウンモードに使用されるパワーダウン制御 10 DRAMの構成の一例を示すプロック図である。 信号を利用することにより、消費電力を大幅に低下する ことができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施形態に係るメモリシステムを説 明するためのプロック図である。

【図2】図1に示されたメモリシステムの読出動作時に おける終端制御の一例を説明するためのタイムチャート

【図3】図1に示されたメモリシステムに使用されたD RAMの一例を示すブロック図である。

【図4】図1に示されたメモリシステムの読出動作時に おける終端制御の他の例を示すタイムチャートである。

【図5】図1のメモリシステムにおける書込動作時の終 端制御の一例を示すタイムチャートである。

【図6】図1のメモリシステムにおける書込動作時の終 端制御の他の例を示すタイムチャートである。

【図7】 本発明に係るメモリシステムにおいて、メモリ デバイス (DRAM) の組合せを変更し、各メモリデバ イスに対して書込動作を行った場合における終端制御を 説明するための図である。

【図8】本発明の一実施形態に係るメモリシステムにお いて、メモリデバイス(DRAM)の構成を変更し、各 メモリデバイスに対して読出動作を行った場合における 終端制御を説明するための図である。

【図9】本発明の一実施形態に係るメモリシステムにお いて、クロックと非同期で終端制御動作を行うことがで きるDRAMの一例を示すブロック図である。

【図10】本発明の他の実施形態に係るメモリシステム における終端制御を説明するためのタイムチャートであ る.

【図11】図10に示された終端制御動作を実行できる

【図12】図10に示された終端制御動作を実行できる DRAMの構成の他の例を示すブロック図である。


【図13】従来のメモリシステムを概略的に説明するた めの配線図である。

## 【符号の説明】


-		
201.	202	メモリモジュール
2 1		メモリコントローラ
2 2		データバス
2 5		制御信号線
2 1 1		制御ユニット
2 1 2		ドライバ
2 1 3		メモリコントローラの終
端回路		
216,	2 1 7	抵抗
218.	2 1 9	MOSトランジスタ
3 1	•	ドライバ
3 2		DRAMのアクティブ終
端回路	•	
3 3	•	終端制御プロック
3 2 1.	3 2 2 .	MOSトランジスタ
324、	3 2 5	抵抗
3 2 3	•	インパータ


【図4】


30




【図1】










【図6】




【図7】

		DQ Activ	e termination rea	1			
Config	Write to	MC	DRAM at Slot1		DRAM at Slot2		
			DRAM1	DRAM2	DRAM3	DRAM4	
2R/2R	Slot1	off	on	on	on	on	
	Slot2	off	on	on	on	on	
2R/1R	Slot1	aff	on	on	on	x	
	Slot2	off	on	on	on	X	
1R/2R	Slot1	off	on	×	on	on	
	Slot2	off	on	×	on	on	
1R/1R	Slot1	off	on	×	on	×	
	Slot2	off	on	×	on	X	
2R/Empty	Slot1	off	on	on	х	X	
Empty/2R	Slot2	off	×	×	on.	on	
1R/Empty	Slat1	aff .	on	×	x	<b>X</b> ·	
Empty/1R	Slot2	off	×	×	on	X	

システム構成別 WRITE 動作時の終端制御

【図10】




[図8]


		DQ Active t	eminetion re	sistance		
Солбід	Read from	MC DRAM at Slot1			DRAM at Slot2	
			DRAM1	DRAM2	DRAM3	DRAM4
2R/2R	Slot1 front	оп	off	ол	on	on
	Slot1 back	on	οn	atf	αn	on
	Slot2 front	on	on	on	· off	on
	Slot2 back	on	Oπ	on	on	off
2R/1R	Sict1 front	ρπ	off	cn	on	х .
	Sict1 back	οn	on	off	on	×
	Stot2	on	on	on	ati	×
1R/2R	Slot1	on	off	x	on .	СП
	Slot2 front	on	on	×	ofi	en
	Slot2 back	OΠ	on	×	on .	off
1R/1R	Slot1	on	off	x	αn	×
	Slot2	on	on	x	off	×
2R/Empty	Slot1 front	on	off	on	x	x
	Slott back	on	on	off	х _	Х
Empty/2R	Slot2 front	on	x	×	off	ÇII
	Stot2 back	on	X	x	оп	cff
1R/Empty	Slot1	on	off	×	x	х
Empty/1R	Slot2	an	x	X	off	×

システム構成別 READ 動作時の終端制御


【図9】



【図11】



【図13】



フロントページの続き

(51) Int. Cl. <sup>7</sup> H 0 3 K 19/0175

識別記号

FΙ

H 0 3 K 19/00

テーマコード(参考)

101Q 362S

G 1 1 C 11/34

Fターム(参考) 5B060 MM06

5J056 AA40 BB02 BB22 CC00 DD00

DD13 EE06 GG13 KK01

5M024 AA40 BB03 BB04 BB05 BB33

BB34 DD40 DD55 DD60 DD86

GG20 HH09 PP01 PP03 PP07

PP10